Cadence推出新版Palladium Z2應用 率先支持四態硬件仿真快訊
Palladium Z2 硬件仿真系統是更廣泛的 Cadence Verification Suite 驗證套件的一部分，客戶可以加速其 X 態傳播以及混合信號的硬件仿真，業界首創的四態硬件仿真功能可加速需要 X 態傳播的仿真任務。
【TechWeb】1月22日消息，楷登電子（美國 Cadence 公司）近日宣布推出一套新的應用，可顯著增強旗艦產品 Palladium? Z2 Enterprise Emulation System 的功能。這些針對特定領域的應用可幫助客戶管理不斷增加的系統設計復雜性，提高系統級精度，并可加速低功耗驗證，尤其適用于一些先進的芯片領域，如人工智能和機器學習（AI/ML）、超大規模和移動通信。
當今的設計變得越來越復雜，客戶需要一流的容量、性能和調試效率來滿足產品上市時間要求。新推出的 Cadence? 應用和更新提供了業界領先的性能和功能，有助于輕松應對這些日益增長的挑戰。新增的增強型 Palladium 應用包括：
? 四態硬件仿真應用：業界首創的四態硬件仿真功能可加速需要 X 態傳播的仿真任務，例如對具有多個開關電源域的復雜 SoC 進行低功耗驗證。
? 實數建模應用：業內首個實數模型硬件仿真功能，可加速混合信號設計的仿真。
? 動態功耗分析應用：新一代大規模并行架構，可對復雜的 SoC 進行數十億邏輯門、百萬時鐘周期的功耗分析，速度比之前的版本快 5 倍。
“為了跟上當今先進的 SoC 設計要求，客戶需要一種能夠提供高性能的硬件仿真解決方案，同時它還要具備快速和可預測的編譯能力以及強大的調試能力，”Cadence 硬件系統驗證研發部副總裁 Dhiraj Goswami 表示，“隨著我們推出這些新的 Palladium 應用，客戶可以加速其 X 態傳播以及混合信號的硬件仿真，這在業界尚屬首次。”
Palladium Z2 硬件仿真系統是更廣泛的 Cadence Verification Suite 驗證套件的一部分，支持公司的智能系統設計（Intelligent System Design?）戰略，旨在實現卓越的 SoC 設計。
1.TMT觀察網遵循行業規范，任何轉載的稿件都會明確標注作者和來源；
2.TMT觀察網的原創文章，請轉載時務必注明文章作者和"來源：TMT觀察網"，不尊重原創的行為TMT觀察網或將追究責任；
3.作者投稿可能會經TMT觀察網編輯修改或補充。
